SystemVerilog硬件设计

《SystemVerilog硬件设计：RTL设计和验证》侧重于使用SystemVerilog编写高效的RTL代码，通过大量示例代码展示如何使用SystemVerilog进行硬件设计和验证。
　　《SystemVerilog硬件设计：RTL设计和验证》共分15章，内容包括SystemVerilog中的常量和数据类型、SystemVerilog的硬件描述、SystemVerilog中的面向对象编程、SystemVerilog增强特性、SystemVerilog中的组合逻辑设计、SystemVerilog中的时序逻辑设计、RTL设计和综合指南、复杂设计的RTL设计和策略、有限状态机、SystemVerilog中的端口和接口、验证结构、验证技术和自动化、高级验证结构、验证案例等。