基于QuartusPrime的FPGA

本书以CCNA职业认证内容为依托，从实际应用的角度出发，以思科网络实验室为背景设计拓扑，全面、细致地介绍了新版CCNA课程的内容，并从实用性和完整性角度做了必要的扩充；在内容结构上，完全按照CCNA新版教材的结构和布局，从配置开始，逐渐展开，结合实验调试结果来巩固和深化所学的内容，最后达到学习知识和培养能力的目的。

本书以Altera公司全新推出的Quartus Prime16.1为设计平台，结合大量的实例来介绍基于FPGA/CPLD数字系统的设计方法。书中的例子包含了简单的数字逻辑电路实例、数字系统设计实例及复杂的数字控制系统设计实例，由浅入深地介绍了采用Quartus Prime16.1进行数字系统开发的设计流程、设计思想和设计技巧。

周润景教授，中国电子学会高级会员，IEEE/EMBS会员，国家自然科学基金项目"高速数字系统的信号与电源完整性联合设计与优化”等多项***、省部级科研项目负责人，主要从事模式识别与智能系统、控制工程的研究与教学工作，具有丰富的教学与科研经验。

第1章 数字集成电路概述与Altera Quartus Prime开发流程
1．1 数字集成电路概述
1．2 Quartus Prime软件综述
1．3 设计输入
1．4 约束输入
1．5 综合
1．6 布局布线
1．7 仿真
1．8 编程与配置
第2章 Altera Quartus Prime的使用
2．1 原理图和图表模块编辑
2．2 文本编辑
2．3 混合编辑（自底向上）
2．4 混合编辑（自顶向下）
第3章 VHDL硬件描述语言
3．1 VHDL语言简介和优点
3．2 VHDL语言设计实体的基本结构
3．3 VHDL语言要素
3．4 VHDL顺序语句
3．5 VHDL并行语句
3．6 VHDL子程序
3．7 VHDL的描述风格
3．8 状态机的设计
第4章 门电路设计范例
4．1 与非门电路
4．2 或非门电路
4．3 异或门电路
4．4 三态门电路
4．5 单向总线缓冲器
4．6 双向总线缓冲器
第5章 组合逻辑电路设计范例
5．1 编码器
5．2 译码器
5．3 数据选择器
5．4 数据分配器
5．5 数值比较器
5．6 加法器
5．7 减法器
第6章 寄存器、存储器、锁存器和触发器的VHDL描述
6．1 寄存器
6．2 移位寄存器
6．3 只读存储器（ROM）
6．4 随机存储器（RAM）
6．5 堆栈
6．6 FIFO
6．7 锁存器
6．8 RS触发器
6．9 JK触发器
6．10 D触发器
6．11 T触发器
第7章 计数器、信号发生器和分频器的VHDL描述
7．1 计数器
7．2 可变模计数器
7．3 顺序脉冲发生器
7．4 序列信号发生器
7．5 分频器
第8章 数字系统设计范例
8．1 数字系统的基本结构
8．2 数字系统的设计方法
8．3 数字系统设计的一般过程
8．4 数字系统的设计准则
8．5 数字系统设计范例
第9章 可参数化宏模块及IP核的使用
9．1 ROM、RAM、FIFO的使用
9．2 乘法器、锁相环的使用
9．3 正弦波信号发生器
9．4 NCO IP核的使用
第10章 Quartus Prime的深度使用
10．1 使用ModelSim波形编辑器对VHDL设计进行仿真
10．2 TimeQuest时序分析仪的用法
10．3 SignalTap II嵌入式逻辑分析仪的使用
10．4 VHDL硬件设计调试
10．5 在VHDL设计当中使用库模块
第11章 基于FPGA的射频热疗系统的设计
11．1 肿瘤热疗的生物学与物理学技术概论
11．2 温度场特性的仿真
11．3 射频热疗系统设计
11．4 系统硬件电路设计
11．5 软件实现
11．6 温度场测量与控制的实验
第12章 基于FPGA的直流电动机伺服系统的设计
12．1 电动机控制发展情况
12．2 系统控制原理
12．3 算法设计
12．4 系统硬件设计原理
12．5 系统软件设计原理
12．6 系统调试及结果分析
参考文献

前 言

随着电子技术、计算机应用技术和EDA技术的不断发展，利用FPGA/CPLD进行数字系统的开发已经被广泛应用于通信、航天、医疗电子、工业控制等领域。与传统电路设计方法相比，FPGA/CPLD具有功能强大、开发过程投资少、周期短、便于修改及开发工具智能化等特点。近年来，FPGA/CPLD市场发展迅速，并且随着电子工艺的不断改进，低成本、高性能的FPGA/CPLD器件推陈出新，从而促使FPGA/CPLD成为当今硬件设计的首选方式之一。熟练掌握FPGA/CPLD设计技术已经是对电子工程师的基本要求。

VHDL语言是国际标准的硬件描述语言，本书实例中的文本编辑均采用VHDL语言编写，并且书中实例均通过仿真和硬件测试。

本书通过实例介绍Altera公司最新推出的以Quartus Prime16.1为设计平台的FPGA/ CPLD数字系统设计，由浅入深地介绍数字系统开发的设计流程、设计思想和设计技巧。

Quartus Prime16.1是Altera公司最新推出的革命性的设计软件，其前端用户界面的使用与以前软件版本相比还是同样方便，而在后端增加了Spectra-Q引擎，采用一组更快、更易于扩展的新算法，前所未有地缩短了编译时间，提高了设计性能。这一引擎还具有分层数据库，保留了IP模块的布局布线，保证了设计的稳定性，同时避免了不必要的时序收敛投入。Quartus Prime设计软件还在多个Arria＠10设计上展示了极高的设计性能和设计人员效能。

本书共分为12章。第1章介绍了利用Quartus Prime进行FPGA/CPLD设计的开发流程，包括设计输入、约束输入、综合、布局布线、仿真、编程与配置等。第2章介绍了Quartus Prime的使用，包括原理图编辑、文本编辑和混合编辑的设计方法。第3～7章介绍了VHDL硬件描述语言，以及简单的数字电路实例，包括门电路、组合逻辑电路、触发器、时序逻辑电路以及存储器的设计方法。第8章介绍了课程设计中涉及的数字系统设计实例，使读者熟练掌握Quartus Prime的使用方法和VHDL语言。第9章介绍了宏模块及IP核的使用方法和简单的应用实例。第10章介绍了ModelSim、TimeQuest、SignalTap Ⅱ与Quartus Prime的结合使用方法及简单的应用实例，VHDL硬件调试，以及在VHDL设计当中使用库模块的方法。第11章和第12章介绍了两个大型的数字系统的设计实例，使读者能更深入地掌握数字系统的设计方法。

本书由周润景、南志贤和张玉光编著。其中，南志贤编写了第1章和第2章，张玉光编写了第3章和第4章，周润景编写了第5～12章。全书由周润景负责统稿。参加本书编写的还有邵绪晨、李楠、邵盟、冯震、刘波、李艳、崔婧、陈萌、井探亮、丁岩、李志和任自鑫。

由于作者水平有限，书中难免存在错误和不足之处，敬请读者批评指正。

编 著 者